



Informações de qualidade
| RatingCatalog | 
| RoHSSim | 
| REACHSim | 
| Finalização de chumbo / material de bola | 
| Classificação MSL / Pico de refluxo Nível-3-260C-168 HR | 
| Qualidade, fiabilidade Informações sobre a embalagem | 
Classificação das exportações
*Só para referência
- Classificação de equipamento para o controlo de emissões de CO2
Mais informações sobre o TMS320F28335
Informações sobre a embalagem
| Pacote de pinosLQFP (PGF) | 
| Intervalo de temperatura de funcionamento (°C) -40 a 85 | 
| Pacote qty.40 JEDEC TRAY (5+1) | 
Características do TMS320F28335
- Tecnologia CMOS estática de alto desempenho- Até 150 MHz (tempo de ciclo de 6,67 ns)
- 1Núcleo de.9-V/1.8-V, projeto de E/S de 3.3 V
 
- CPU de 32 bits de alto desempenho (TMS320C28x)- IEEE 754 Unidade de ponto flutuante de precisão única (FPU) (apenas F2833x)
- Operações MAC 16 × 16 e 32 × 32
- 16 × 16 MAC duplo
- Arquitetura de ônibus de Harvard
- Resposta e processamento de interrupção rápidos
- Modelo de programação de memória unificada
- Eficiência de código (em C/C++ e Assembly)
 
- Controlador DMA de seis canais (para ADC, McBSP, ePWM, XINTF e SARAM)
- Interface externa de 16 ou 32 bits (XINTF)- Mais de 2M × 16 endereços
 
- Memória no chip- F28335, F28333, F28235: 256K × 16 flash, 34K × 16 SARAM
- F28334, F28234: 128K × 16 flash, 34K × 16 SARAM
- F28332, F28232: 64K × 16 flash, 26K × 16 SARAM
- 1K × 16 OTP ROM
 
- ROM de arranque (8K × 16)- Com modos de inicialização de software (através de SCI, SPI, CAN, I2C, McBSP, XINTF e I/O paralelo)
- Tabelas de matemática padrão
 
- Relógio e controlo do sistema- Oscilador on-chip
- Módulo do temporizador do cão de guarda
 
- Os pinos GPIO0 a GPIO63 podem ser ligados a um dos oito interruptores externos do núcleo
- Bloco de Interrupção Periférica (PIE) que suporta todas as 58 interrupções periféricas
- Chave/bloqueio de segurança de 128 bits- Protege blocos flash/OTP/RAM
- Impede a engenharia reversa do firmware
 
- Periféricos de controlo reforçados- Até 18 saídas PWM
- Até 6 saídas HRPWM com resolução MEP de 150-ps
- Até 6 entradas de captura de eventos
- Até 2 interfaces de codificador de quadratura
- Até 8 temporizadores de 32 bits (6 para eCAP e 2 para eQEP)
- Até 9 temporizadores de 16 bits (6 para ePWMs e 3 XINTCTRs)
 
- Três temporizadores de CPU de 32 bits
- Aparelhos periféricos de porta de série- Até 2 módulos CAN
- Até 3 módulos SCI (UART)
- Até 2 módulos McBSP (configuráveis como SPI)
- Um módulo SPI
- Um autocarro de circuito integrado (I2C)
 
- ADC de 12 bits, 16 canais- Taxa de conversão de 80
- Multiplexador de entrada de 2 × 8 canais
- Duas amostras e espera.
- Conversões únicas/simultâneas
- Referência interna ou externa
 
- Até 88 pinos GPIO, programáveis individualmente, multiplexados, com filtro de entrada
- Suporte de varredura de limites do JTAG- Norma IEEE 1149.1-1990 Arquitetura de Portos de Acesso de Teste Padrão e de Análise de Limite
 
- Características avançadas de depuração- Funções de análise e ponto de ruptura
- Debug em tempo real usando hardware
 
- O apoio ao desenvolvimento inclui- ANSI C/C++ compilador/monteador/linker
- Code Composer StudioTM IDE
- DSP/BIOSTM e SYS/BIOS
- Bibliotecas de software de controlo de motores e de potência digital
 
- Modos de baixa potência e poupança de energia- Padrões idle, standby, HALT suportados
- Desativar relógios periféricos individuais
 
- Pequeno indiano
- Opções de pacote:- Embalagens verdes sem chumbo
- Array de grelhas de bolas de plástico de 176 bolas (BGA) [ZJZ]
- MicroStar BGATM de 179 bolas [ZHH]
- 179-bola Nova Fine Pitch Ball Grid Array (nFBGA)
- Flatpack quadrado de baixo perfil de 176 pinos (LQFP) [PGF]
- Flatpack quadrado de baixo perfil com 176 pinos reforçado termicamente (HLQFP) [PTP]
 
- Opções de temperatura:- A: ¥40°C a 85°C (PGF, ZHH, ZAY, ZJZ)
- S: de ¥40°C a 125°C (PTP, ZJZ)
- Q: ¥40°C a 125°C (PTP, ZJZ) (qualificação AEC Q100 para aplicações automotivas)
 
 


 
          